Intel FPGA/CPLD设计（基础篇）

7.4 小结

7.3 综合的概念与Synplify/Synplify Pro综合工具

7.2 仿真的概念与Model Sim仿真工具

7.1 第三方EDA工具综述

第7章 第三方EDA工具

6.5 问题与思考

6.4 小结

6.3 单板设计及调试注意事项

6.2 配置文件和软件支持

6.1 配置Altera FPGA

第6章 编程与配置

5.9 问题与思考

5.8 小结

5.7 工程更改管理（ECO）

5.6 Chip Editor底层编辑器

5.5 时序收敛平面布局规划器（Timing Closure Floorplan）

5.4 Signal Probe及Signal Tap Ⅱ逻辑分析器

5.3 RTL阅读器

5.2 功率分析

5.1 I/O分配验证

第5章 Quartus Ⅱ的常用辅助设计工具

4.5 问题与思考

4.4 小结

4.3 使用Altera的IP核

4.2 使用Altera的基本宏功能

4.1 IP的概念和Altera的IP

第4章 Altera的IP工具

3.9 问题与思考

3.8 小结

3.7 案例分析：滤波器的设计

3.6 编程与配置

3.5 仿真

3.4 布局布线

3.3 综合

3.2 设计输入

3.1 Quartus Ⅱ软件综述

第3章 Altera Quartus Ⅱ开发流程

2.5 问题与思考

2.4 小结

2.3 Altera的CPLD器件

2.2 Altera低成本FPGA

2.1 Altera高密度FPGA

第2章 Altera FPGA/CPLD的结构

1.8 问题与思考

1.7 小结

1.6 下一代可编程逻辑设计技术展望

1.5 FPGA/CPLD的常用开发工具

1.4 FPGA/CPLD的设计流程

1.3 FPGA/CPLD的基本结构

1.2 FPGA带来的优势

1.1 可编程逻辑设计技术简介

第1章 FPGA/CPLD简介

关于本书

序

内容提要

版权信息

封面

封面

版权信息

内容提要

序

关于本书

第1章 FPGA/CPLD简介

1.1 可编程逻辑设计技术简介

1.2 FPGA带来的优势

1.3 FPGA/CPLD的基本结构

1.4 FPGA/CPLD的设计流程

1.5 FPGA/CPLD的常用开发工具

1.6 下一代可编程逻辑设计技术展望

1.7 小结

1.8 问题与思考

第2章 Altera FPGA/CPLD的结构

2.1 Altera高密度FPGA

2.2 Altera低成本FPGA

2.3 Altera的CPLD器件

2.4 小结

2.5 问题与思考

第3章 Altera Quartus Ⅱ开发流程

3.1 Quartus Ⅱ软件综述

3.2 设计输入

3.3 综合

3.4 布局布线

3.5 仿真

3.6 编程与配置

3.7 案例分析：滤波器的设计

3.8 小结

3.9 问题与思考

第4章 Altera的IP工具

4.1 IP的概念和Altera的IP

4.2 使用Altera的基本宏功能

4.3 使用Altera的IP核

4.4 小结

4.5 问题与思考

第5章 Quartus Ⅱ的常用辅助设计工具

5.1 I/O分配验证

5.2 功率分析

5.3 RTL阅读器

5.4 Signal Probe及Signal Tap Ⅱ逻辑分析器

5.5 时序收敛平面布局规划器（Timing Closure Floorplan）

5.6 Chip Editor底层编辑器

5.7 工程更改管理（ECO）

5.8 小结

5.9 问题与思考

第6章 编程与配置

6.1 配置Altera FPGA

6.2 配置文件和软件支持

6.3 单板设计及调试注意事项

6.4 小结

6.5 问题与思考

第7章 第三方EDA工具

7.1 第三方EDA工具综述

7.2 仿真的概念与Model Sim仿真工具

7.3 综合的概念与Synplify/Synplify Pro综合工具

7.4 小结