5.5 时序收敛平面布局规划器（Timing Closure Floorplan）
书名：
Intel FPGA/CPLD设计（基础篇）
作者名：
王欣 王江宏 蔡海宁 王诚 吴继华
本章字数：
2959字
更新时间：
2020-06-25 16:53:11
后续精彩内容，请登录阅读
上QQ阅读APP看书，第一时间看更新
登录订阅本章 >