第一部分　考研真题精选

一、选择题

1下列关于冯·诺依曼结构计算机基本思想的叙述中，错误的是（　　）。[2019年408统考]

A．程序的功能都通过中央处理器执行指令实现

B．指令和数据都用二进制表示，形式上无差别

C．指令按地址访问，数据都在指令中直接给出

D．程序执行前，指令和数据需预先存放在存储器中

【答案】C

【解析】根据冯·诺依曼体系结构的基本思想可知，所有的数据和指令序列都是以二进制形式存放在存储器中，计算机根据周期来区分指令和数据，因此数据是从存储器读取而非在指令中给出，因此C项是错误的。

2下列有关处理器时钟脉冲信号的叙述中，错误的是（　　）。[2019年408统考]

A．时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成

B．时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频

C．时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定

D．处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

【答案】D

【解析】计算机完成一条指令的时间称为指令周期，而一条指令通常是由几个时钟周期组成的，因此计算机不可能每来一个时钟脉冲就执行一个新指令，所以D项是错误的。

3某指令功能为R[r2]←R[r1]+M[R[r0]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是（　　）。[2019年408统考]

Ⅰ．通用寄存器组（GPRs）

Ⅱ．算术逻辑单元（ALU）

Ⅲ．存储器（Memory）

Ⅳ．指令译码器（ID）

A．仅Ⅰ、Ⅱ

B．仅Ⅰ、Ⅱ、Ⅲ

C．仅Ⅱ、Ⅲ、Ⅳ

D．仅Ⅰ、Ⅲ、Ⅳ

【答案】B

【解析】一条指令的执行过程为取指令、分析指令、执行指令。题目中的指令用到了寄存器和寄存器间接寻址，因此该指令在取数过程中一定会被使用到，同时寄存器间接寻址在取数阶段一定会使用存储器，最后进行加操作时一定会用到算数逻辑单元，指令译码器是属于分析指令阶段，在取数和执行指令阶段之前，因此该指令在取数及执行过程中需要用到的是Ⅰ、Ⅱ、Ⅲ。

4假定一台计算机采用3通道存储器总线，配套的内存条型号为DDR3-1333，即内存条所接插的存储器总线的工作频率为1333MHz、总线宽度为64位，则存储器总线的总带宽大约是（　　）[2019年408统考]

A．10.66GB/s

B．32GB/s

C．64GB/s

D．96GB/s

【答案】B

【解析】首先总线的宽度为64bit，即8字节（Byte），则采用三通道的存储器总线的总带宽为

8×1333×3=31.992≈32GB/s

5下列关于磁盘存储器的叙述中，错误的是（　　）。[2019年408统考]

A．磁盘的格式化容量比非格式化容量小

B．扇区中包含数据、地址和校验等信息

C．磁盘存储器的最小读写单位为一个字节

D．磁盘存储器由磁盘控制器、磁盘驱动器和盘片组成

【答案】C

【解析】磁盘存储器可以读到的最小单位不是字节，而是一个比特（bit），C项是错误的。

6某设备以中断方式与CPU进行数据交换，CPU主频为1GHz，设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50KB/s。若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是（　　）。[2019年408统考]

A．1.25%

B．2.5%

C．5%

D．12.5%

【答案】A

【解析】假设该设备一直处于与CPU进行数据交换的状态，而数据缓冲寄存器为32位，设备的传输率为50KB/s，即400000bit/s，则缓存器存满需要32/400000=8×10-5秒，而每次中断开销为1000个时钟周期，主频为1GHz，则1000个时钟周期为1×10-6秒，所以CPU用于设备输入输出时间即中断处理时间为

[1×10-6/(8×10-5)]×100%=1.25%

7冯·诺依曼结构计算机中数据采用二进制编码表示，其主要原因是（　　）。[2018年408统考]

Ⅰ．二进制的运算规则简单

Ⅱ．制造两个稳态的物理器件较容易

Ⅲ．便于用逻辑门电路实现算术运算

A．仅Ⅰ、Ⅱ

B．仅Ⅰ、Ⅲ

C．仅Ⅱ、Ⅲ

D．Ⅰ、Ⅱ和Ⅲ

【答案】D

【解析】冯·诺依曼结构计算机中数据采用二进制编码表示的原因有：①技术实现简单，即制造两个稳态的物理器件较容易；②适合逻辑运算，便于用逻辑门电路实现算术运算；③简化运算规则，提高运算速度。因此Ⅰ、Ⅱ和Ⅲ都是其采用二进制的原因。

8假定带符号整数采用补码表示，若int型变量x和y的机器数分别是FFFF FFDFH和0000 0041H，则x、y的值以及x-y的机器数分别是（　　）。[2018年408统考]

A．x=-65，y=41，x-y的机器数溢出

B．x=-33，y=65，x-y的机器数为FFFF FF9DH

C．x=-33，y=65，x-y的机器数为FFFF FF9EH

D．x=-65，y=41，x-y的机器数为FFFF FF96H

【答案】C

【解析】x机器数为FFFF FFDFH，转换为二进制数为1111111111111111 1111111111011111，通过按位取反末位加1可得原码为1000000000000000 0000000000100001，即-33；y机器数为0000 0041，由于y为正数，因此其补码为其原码，故y原码为0000 0041，即65。

-65的二进制原码为1000000000000000 0000000001000001，转换为补码十六进制为FFFF FFBF，则x-y为FFFF FFDF+FFFF FFBF=FFFF FF9E。此处也可以直接将-98转换为机器码即可得到此结果。

9IEEE754单精度浮点格式表示的数中，最小的规格化正数是（　　）。[2018年408统考]

A．1.0×2-126

B．1.0×2-127

C．1.0×2-128

D．1.0×2-149

【答案】A

【解析】根据IEEE754单精度浮点格式可知，尾数用23位表示，当符号为正，尾数全为0时，可表示最小正式；而阶码的取值范围为0~255，其中0和255做特殊用途，因此阶码最小可取1，阶码由于是用移码表示，因此1转换为原码为-126，因此IEEE754单精度浮点格式表示的数中，最小的规格化正数是1.0×2-126。

10整数x的机器数为1101 1000，分别对x进行逻辑右移1位和算术右移1位操作，得到的机器数是（　　）。[2018年408统考]

A．1110 1100、1110 1100

B．0110 1100、1110 1100

C．1110 1100、0110 1100

D．0110 1100、0110 1100

【答案】B

【解析】逻辑右移不考虑符号位，每右移一位，左边进行补零；而算术右移则需要考虑符号位，每右移一位，若符号位为1，则补1，否则补零。因此1101 1000的逻辑右移为0110 1100，而其算术右移为1110 1100，即B选项是正确的。

11假定DRAM芯片中存储阵列的行数r、列数为c，对于一个2K×1位的DRAM芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则r、c的取值分别是（　　）。[2018年408统考]

A．2048、1

B．64、32

C．32、64

D．1、2048

【答案】C

【解析】根据DRAM的结构和原理可知，在分时复用的情况下，芯片引脚个数取决于行地址线和列地址线中的较大值，对于一个2K×1位的DRAM芯片，总共需要11条地址线，只有当一个取5，一个取6时可使管脚数最小，而DRAM的刷新开销取决于行数，因此行地址线应该为5、列地址线为6，即行数为25=32，列数为26=64。

12若某计算机最复杂指令的执行需要完成5个子功能，分别由功能部件A~E实现，各功能部件所需要时间分别为80ps、50ps、50ps、70ps和50ps，采用流水线方式执行指令，流水段寄存器延时为20ps，则CPU时钟周期至少为（　　）。[2018年408统考]

A．60ps

B．70ps

C．80ps

D．100ps

【答案】D

【解析】计算机在一个时钟周期内完成A~E中的一个功能，现在流水段寄存器延时为20ps，则实际上功能部件A~E所需时间依次加20ps，即100ps、70ps、70ps、90ps、70ps。为满足要求CPU的时钟周期至少要大于这5个时间中的最大值，故CPU时钟周期至少为100ps。

13下列选项中，可提高同步总线数据传输率的是（　　）。[2018年408统考]

Ⅰ．增加总线宽度

Ⅱ．提高总线工作频率

Ⅲ．支持突发传输

Ⅳ．采用地址/数据线复用

A．仅Ⅰ、Ⅱ

B．仅Ⅰ、Ⅱ、Ⅲ

C．仅Ⅲ、Ⅳ

D．Ⅰ、Ⅱ、Ⅲ和Ⅳ

【答案】B

【解析】地址/数据线复用并不会提高总线数据传输率，因为这样只会减少总线数量，本质上并没有提高数据线的带宽。

14某计算机主存按字节编址，由4个64M×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double型变量x的主存地址为804001AH，则读取x需要的存储周期数是（　　）。[2017年408统考]

A．1

B．2

C．3

D．4

【答案】C

【解析】由4个DRAM芯片采用交叉编址方式构成主存可知主存地址最低二位表示该字节存储的芯片编号。double型变量占64位，8个字节。它的主存地址804001AH最低二位是10，说明它从编号为2的芯片开始存储（编号从0开始）。而一个存储周期可以对所有芯片各读取一个字节，因此需要3个存储周期。

15下列寻址方式中，最适合按下标顺序访问一位数组元素的是（　　）。[2017年408统考]

A．相对寻址

B．寄存器寻址

C．直接寻址

D．变址寻址

【答案】D

【解析】由于数组的存放形式是内存中的一块连续存储空间，在访问数组元素时，计算机会将下标作为空间首地址的偏移量来进行寻址，因此与之对应的寻址方式是变址寻址。

16某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（　　）。[2017年408统考]

A．24位

B．26位

C．28位

D．32位

【答案】A

【解析】三地址有29条，因此至少需要5位操作数，同时还有18位地址字段，所以对于三地址而言最少指令长为23位；对于二地址指令，可将三地址中的前5位作为二地址的操作数使用，同时将一个6位地址数也作为地址数使用，此时二地址操作类型总数为3×64=192，符合要求，因此最少指令长为23位，而该计算机以字节编址，故应将指令长设为24。

17下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（　　）。[2017年408统考]

A．MM在CPU外，CS在CPU内

B．MM按地址访问，CS按内容访问

C．MM存储指令和数据，CS存储微指令

D．MM用RAM和ROM实现，CS用ROM实现

【答案】B

【解析】主存储器就是我们通常说的主存，在CPU外，存储指令和数据，由RAM和ROM实现。控制存储器用来存放实现指令系统的所有微指令，是一种只读型存储器，机器运行时只读不写，在CPU的控制器内。CS按照微指令的地址访问，所以B错误。

18下列关于指令流水线数据通路的叙述中，错误的是（　　）。[2017年408统考]

A．包含生成控制信号的控制部件

B．包含算术逻辑运算部件（ALU）

C．包含通用寄存器组合取指部件

D．由组合逻辑电路和时序逻辑电路组合而成

【答案】A

【解析】五阶段流水线可分为取指IF、译码/取数ID、执行EXC、存储器读MEM、写回Write Back。数字系统中，各个子系统通过数据总线连接形成的数据传送路径称为数据通路，包括程序计数器、算术逻辑运算部件、通用寄存器组、取指部件等等，不包括控制部件，选A。

19已知某计算机为定点整数计算机，其中央处理机的通用寄存器为16位，若(R0)=FFF9H，则有如下结论（　　）。[北京邮电大学2017研]

A．中央处理机的位数为16位；寄存器R0的真值为65529

B．中央处理机的位数为16位；寄存器R0的真值为无法确定

C．中央处理机的位数为16位；寄存器R0的真值为-7

D．中央处理机的位数无法确定；寄存器R0的真值为-7

【答案】B

【解析】中央处理机中的通用寄存器位数为处理机的位数，因此是16位；由于不能确定该处理机的运算规则，即是否采用补码进行存储和计算，所以不能判断寄存器R0中的真值。

20已知IEEE754单精度浮点数十六进制值为42E48000，那它的十进制为（　　）。[北京邮电大学2017研]

A．114.25

B．57.125

C．50.25

D．28.5625

【答案】A

【解析】将此十六进制表示浮点数表示为二进制为0 10000101 110 0100 1000 0000 0000 0000，其中阶码为133，换成原码为6，所以此数为1.11001001×26=1110010.01(B)，换成十进制为114.25。

21一个四体低位交叉存储器，存取周期为400ns，若每个单体的存储容量为1M×32位，在下述说法中正确的是（　　）。[北京邮电大学2017研]

A．在100ns内，存储器可向CPU提供128位信息

B．在400ns内，存储器可向CPU提供128位信息

C．该存储器的容量为4MB

D．该存储器的容量为16Mb

【答案】B

【解析】由四体低位交叉存储器可知，在一个存储周期内可以将每个单体存储器读取依次，故一个周期400ns可以向CPU提供4×32位信息；而该存储器的容量为4×1M×32(bit)=128Mb=16MB。

22下列说法中，正确的是（　　）。[北京邮电大学2017研]

A．变址寻址时，有效地址存放在主存中

B．程序执行时，指令的寻址和数据的寻址是交替进行的

C．高级语言的源程序比汇编语言的源程序小

D．堆栈寻址按照先进先出的顺序实现数据的存取

【答案】B

【解析】A项，变址寻址时，有效地址存放在变址寄存器而非主存中；C项，汇编语言是低级语言，最接近机器语言，因此其源程序要比高级语言小；D项，堆栈寻址是按照先进后出的顺序实现数据的存取。

23下列几项中，不符合RISC指令系统特征的是（　　）。[北京邮电大学2017研]

A．控制器多采用微程序控制方式，以期更快的设计速度

B．指令格式简单，指令书目少

C．寻址方式少且简单

D．所有指令的平均执行时间约为一个时钟周期

【答案】A

【解析】RISC是一种精简指令集的指令系统，一般是硬布线控制逻辑，而复杂指令系统（CISC）才采用微程序控制器。

24下列关于机器指令与微指令关系的陈述中，正确的是（　　）。[北京邮电大学2017研]

A．每条机器指令通过一条微指令解释执行

B．每条机器指令由一段微程序解释执行

C．每条微指令由若干条机器指令解释执行

D．每条机器指令由若干条微程序解释执行

【答案】B

【解析】根据机器指令和微指令的关系可知，机器指令是由一段微程序解释执行。

25某总线在一个总线周期中并行传送8个字节的数据，总线时钟频率是66MHz，每个总线周期等于一个总线时钟周期，则总线的带宽为（　　）。[北京邮电大学2017研]

A．528MB/s

B．132MB/s

C．264MS/s

D．66MB/s

【答案】A

【解析】总线的时钟频率是66MHz，所以每秒传送的字节数为66M×8B=528MB，即总线的带宽为528MB/s。

26冯·诺依曼计算机的特点是（　　）。[北京邮电大学2016研]

Ⅰ．采用二进制

Ⅱ．存储程序

Ⅲ．控制流驱动方式

Ⅳ．数据流驱动方式

A．仅Ⅰ、Ⅱ

B．仅Ⅰ、Ⅱ、Ⅲ

C．仅Ⅰ、Ⅱ、Ⅳ

D．Ⅰ、Ⅱ、Ⅲ、Ⅳ

【答案】A

【解析】冯·诺依曼计算机采用指令流驱动，并不采用数据流和控制流驱动，所以只有Ⅰ、Ⅱ正确。

27某8位计算机的存储器按字节编址，如果某字节类型变量对应的存储器单元的值为10000010，那么我们可得出如下结论（　　）。[北京邮电大学2016研]

A．无法得出结论

B．这是一个补码

C．值为130

D．这是一个负数

【答案】A

【解析】对于存储其中的数据，既可以是指令，也可以是数据，所以，此时，对于一个单纯的二进制比特串而言，无法确定它的具体含义。

28下列关于IEEE754浮点数格式的叙述中，正确的是（　　）。[北京邮电大学2016研]

A．尾数和阶码均用原码表示

B．尾数用补码表示、阶码用原码表示

C．只能表示规格化数

D．可以表示规格化数和非规格化数

【答案】D

【解析】IEEE754的浮点格式既可以表示规格化数，也可以表示非规格化数，同时，指数部分采用移码表示，尾数部分采用原码表示。

29一个八体低位交叉存储器，每个存储体的容量为256M×4位，若每个体的存储周期为80ns，那么该存储器能提供的最大带宽是（　　）。[北京邮电大学2016研]

A．426.67MB/s

B．800MB/s

C．213.33MB/s

D．400MB/s

【答案】B

【解析】八体交叉存储器可以在一个周期内，同时读出64*8位数据，所以，带宽就是800MB/s。

30一个八路组相联Cache共有64块，主存共有8192块，每块64个字节，那么主存地址的标记x，组号y和块内地址z分别是（　　）。[北京邮电大学2016研]

A．x=4，y=3，z=6

B．x=1，y=6，z=6

C．x=10，y=3，z=6

D．x=7，y=6，z=6

【答案】C

【解析】由于每块64个字节，所以，块内地址为6位，总共有8个组，所以组号为3位，而主存总共有8192块，所以，主存的块号为13位，而其中的3位对应组号，所以主存地址标记为10位。

31在某计算机系统中，已知A为累加器，SP为堆栈指示器，Msp为SP指示的栈顶单元，如果进栈操作的顺序是(A)->MSP，(SP)+1->SP，那么出栈操作的顺序应为（　　）。[北京邮电大学2016研]

A．(MSP)->A，(SP)-1->SP

B．(MSP)->A，(SP)+1->SP

C．(SP)-1->SP，(MSP)->A

D．(SP)+1->SP，(MSP)->A

【答案】C

【解析】由进栈操作的顺序可知，SP指示的是栈顶元素顶部的一个空单元，所以出栈操作时，需要先将SP减一，然后取出SP指示的单元，即为栈顶元素，C项正确。

32一个具有四级流水线的浮点加法器中，假设四个阶段的时间分别是T1=60ns、T2=50ns、T3=90ns、T4=80ns，则加法器流水线的时钟周期至少为X；如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为Y。那么X和Y是（　　）。[北京邮电大学2016研]

A．X=70ns, Y=280ns

B．X=50ns, Y=90ns

C．X=90ns, Y=280ns

D．X=50ns, Y=280ns

【答案】C

【解析】在流水线当中，各阶段的时钟周期以最长的时钟周期为准，若不采用流水线，浮点加法所用时间就是各阶段所用时间的加和。

33在计数器定时查询总线仲裁方式下，若每次计数从上一次计数的终止点开始，则（　　）。[北京航空航天大学2016研]

A．设备号小的优先级高

B．设备号大的优先级高

C．每个设备使用总线的机会相等

D．各设备使用总线的优先级随机

【答案】C

【解析】在计时器定时查询总线仲裁方式下，中央仲裁器接受到设备请求信号后，开始计数器计数。当地址线上的计数值与请求总线的设备地址一致时，该设备将BS置“1”，获得总线使用权。如果每次计数从上一次计数的终止点开始，则每个设备获得总线使用权的机会是均等的。

34下列关于PCI总线特征的表述中，不正确的是（　　）。[北京邮电大学2016研]

A．系统中可以有多条PCI总线

B．能实现即插即用

C．PCI总线采用隐含的集中式总线仲裁方式

D．PCI总线是一个与处理器相关的高速外围总线

【答案】D

【解析】PCI总线特点：

（1）传输速率高。它大大缓解了数据I/O瓶颈，使高性能CPU的功能得以充分发挥，适应高速设备数据传输的需要。

（2）多总线共存。采用PCI总线可在一个系统中让多种总线共存，容纳不同速度的设备一起工作。

（3）独立于CPU。PCI总线不依附于某一具体处理器。

（4）自动识别与配置外设。用户使用方便。

（5）并行操作能力。

35某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（　　）。[2016年408统考]

A．7

B．8

C．14

D．16

【答案】C

【解析】地址4000~5FFFH总共有2000H个地址，由于采取字节编址，故ROM容量为2×212×1B=8KB，故RAM容量为56KB，将8K×4的芯片进行位并联，同时串联7组，可得7×8K×1B=56KB，即需要14个这样的芯片。

36某指令格式如下所示。

其中M为寻址方式，I为变址寄存器编号，D为形式地址。若采用先变址后间址的寻址方式，则操作数的有效地址是（　　）。[2016年408统考]

A．I+D

B．(I)+D

C．((I)+D)

D．((I))+D

【答案】C

【解析】变址寻址为变址寄存器加上形式地址，即(I)+D，第二次为间址寻址，故为((I)+D)。

37在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（　　）。[2016年408统考]

I1：add R1，R2，R3；(R2)+(R3)→R1

I2：add R5，R2，R4；(R2)+(R4)→R5

I3：add R4，R5，R3；(R5)+(R3)→R4

I4：add R5，R2，R6；(R2)+(R6)→R5

A．I1和I2

B．I2和I3

C．I2和I4

D．I3和I4

【答案】B

【解析】当第二条指令中R5还未完成写入操作时，而第三条指令就对R5进行了读操作，如此会发生数据冒险。

38下列关于总线设计的叙述中，错误的是（　　）。[2016年408统考]

A．并行总线传输比串行总线传输速度快

B．采用信号线复用技术可减少信号线数量

C．采用突发传输方式可提高总线数据传输率

D．采用分离事务通信方式可提高总线利用率

【答案】A

【解析】高速的串行总线一般会比较低速的并行总线传输快。

39计算机硬件能够直接执行的是（　　）。[2015年408统考]

Ⅰ．机器语言程序

Ⅱ．汇编语言程序

Ⅲ．硬件描述语言程序

A．仅Ⅰ

B．仅Ⅰ、Ⅱ

C．仅Ⅰ、Ⅲ

D．Ⅰ、Ⅱ、Ⅲ

【答案】A

【解析】机器语言是计算机唯一可以直接执行的语言。汇编语言属于低级语言，是为增强机器语言的可读性和记忆性的语言，经过汇编后才能被计算机硬件执行。硬件描述语言是电子系统硬件行为描述、结构描述、数据流描述的语言。

40由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（　　）。[2015年408统考]

A．-126

B．-125

C．-32

D．-3

【答案】B

【解析】能表示的最小整数一定是负数，符号位占用1个“1”；负数的补码和原码的转化是：原码符号位不变，数值部分按位取反，末位加“1”。因此最小的整数的补码是“10000011”，原码为“11111101”，即-12510。

41下列有关浮点数加减运算的叙述中，正确的是（　　）。[2015年408统考]

Ⅰ．对阶操作不会引起阶码上溢或下溢

Ⅱ．右规和尾数舍入都可能引起阶码上溢

Ⅲ．左规时可能引起阶码下溢

Ⅳ．尾数溢出时结果不一定溢出

A．Ⅱ、Ⅲ

B．Ⅰ、Ⅱ、Ⅳ

C．Ⅰ、Ⅲ、Ⅳ

D．Ⅰ、Ⅱ、Ⅲ、Ⅳ

【答案】D

【解析】浮点数的加减运算步骤包括：①对阶，使两个操作数的小数点位置对齐，阶码小的尾数右移，可能产生溢出，但是阶码不会溢出；②尾数求和，将对阶后的尾数按定点数加（减）运算规则运算；③规格化，包括左规和右规，左规时阶码减少，可能出现阶码下溢，而右规时，阶码增加可能出现阶码上溢；④舍入，该过程可能需要右规调整，因此可能出现阶码上溢；⑤溢出判断，浮点数的溢出与否是由阶码的符号决定的，而不是由尾数溢出判断的，因此尾数溢出时结果不一定溢出。因此Ⅰ、Ⅱ、Ⅲ、Ⅳ均正确。

42假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写（Write Back）方式，则能存放4K字数据的Cache的总容量的位数至少是（　　）。[2015年408统考]

A．146K

B．147K

C．148K

D．158K

【答案】C

【解析】Cache和主存直接映射方式的规则为：主存储器分为若干区，每个区与缓存容量相同；每个区分为若干数据块，每个块和缓存块容量相同；主存中某块只能映射到Cache的一个特定的块中。本题中，Cache总共存放4K字数据，块大小为4个字，因此Cache被分为4K/4=1K个块，由10位表示。块内共16字节，所以由4位表示，于是标记位为32-10-4=18位。每一个Cache行必然有一个有效位，占1bit；同时，因为采用回写方式，每一行还必须有一个脏位。所以，Cache的每一行需要包含所存的数据4个字，每个字32位，18位标记位，一个有效位和一个脏位，因此总容量为：(4*32+18+1+1)*1K=148K。

43假定编译器将赋值语句“x=x+3;”转换为指令“add xaddt,3”，其中xaddt是x对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Through）方式，则完成该指令功能需要访问主存的次数至少是（　　）。[2015年408统考]

A．0

B．1

C．2

D．3

【答案】C

【解析】采用页式虚拟存储管理方式时，若页表全部放在内存中，则存取一个数据最少要访问两次内存：第一次是访问页表，得到所存取的数据或指令的物理地址；第二次根据该地址存取数据或指令。在配有TLB的页式虚拟管理方式中，如果给出的地址在TLB中，则直接根据该地址取数据或指令，仅需要一次访问内存。Cache使用直写方式时，计算完需要将数据写回到内存中，因此完成整个指令功能至少需要访问主存2次。

44下列存储器中，在工作期间需要周期性刷新的是（　　）。[2015年408统考]

A．SRAM

B．SDRAM

C．ROM

D．FLASH

【答案】B

【解析】动态随机存储器（DRAM）是利用存储元电路中栅极电容上的电荷来存储信息的，电容上的电荷一般只能维持1~2ms，因此即使电源不掉电，信息也会自动消失。为此，每隔一定时间必须刷新。

45某计算机使用4体交叉存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生发生缓存冲突的地址对是（　　）。[2015年408统考]

A．8004、8008

B．8002、8007

C．8001、8008

D．8000、8004

【答案】D

【解析】交叉存储器，又称低位交叉编址，即低位地址为体号，高位地址为体内地址。本题中，主存地址对应的体号分别是：1，2，3，4，1，2，3，4，4。地址为8004和8000都是存取的四号储存器，可能导致8004存储还未完成而又存取8000地址，因此可能发生缓存冲突。

46下列有关总线定时的叙述中，错误的是（　　）。[2015年408统考]

A．异步通信方式中，全互锁协议最慢

B．异步通信方式中，非互锁协议的可靠性最差

C．同步通信方式中，同步时钟信号可由多设备提供

D．半同步通信方式中，握手信号的采样由同步时钟控制

【答案】C

【解析】A项正确，异步通信方式中，全互锁协议最慢，主从模块都需要等待确认后才能撤销其信号；B项正确，异步通信方式中，非互锁协议没有相互确认机制，因此可靠性最差；C项错误，同步通信要遵循统一的时钟信号，不能由多设备提供；D项正确，半同步通信方式中，握手信号的采样由同步时钟控制。

47若磁盘转速为7200转/分，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（　　）。[2015年408统考]

A．8.1ms

B．12.2ms

C．16.3ms

D．20.5ms

【答案】B

【解析】磁盘的平均寻址时间包括平均寻道时间和平均等待时间。平均寻道时间为8ms，平均等待时间与磁盘转速有关，为[60s/7200]*0.5≈4.165ms。磁盘的存取一个扇区的时间为60s/(7200*1000)≈0.0083ms。因此总的时间为：8+4.165+0.0083=12.1733ms。

48至今为止，计算机中的所有信息仍以二进制方式表示的理由是（　　）。[北京科技大学2014研]

A．节约元件

B．运算速度快

C．物理器件的性能决定

D．信息处理方便

【答案】C

【解析】计算机是信息处理的工具。不论是数字、文字、声音、图画，还是其他类型的信息，他们都必须转换成二进制形式表示以后，才能由计算机进行计算、处理、存储和传输，这是由它的物理器件性能所决定的。

49一个8位的二进制整数，若采用补码表示，且由3个“1”和5个“0”组成，则最小值为（　　）。[北京科技大学2014研]

A．-127

B．-32

C．-125

D．-3

【答案】C

【解析】补码表示的负数最小值是1000 0011，真值为1111 1101即-125。

50下列数中最大的数是（　　）。[北京科技大学2014研]

A．（10011001）2

B．（227）8

C．（98）16

D．（152）10

【答案】A

【解析】比较大小，一般是要转成十进制进行比较，A项的十进制为153；B项的十进制为151；C项的十进制为152；D项的十进制为152。

51假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（　　）。[北京科技大学2014研]

A．11001011

B．11010110

C．11001001

D．11000001

【答案】C

【解析】没有数据错误说明采用偶校验后字符码中1的个数是偶数。

52在定点数运算中产生溢出的原因是（　　）。[北京科技大学2014研]

A．运算过程中最高位产生了进位或借位

B．参加运算的操作数超出了机器表示的范围

C．寄存器的位数太少，不得不舍弃最低有效位

D．运算的结果超出了机器的表示范围

【答案】D

【解析】定点数产生溢出是由于运算结果超出了机器的表示范围。

53计算机的存储器采用分级方式是为了（　　）。[北京科技大学2014研]

A．减少主机箱的体积

B．解决容量、速度、价格三者之间的矛盾

C．存储大量数据方便

D．操作方便

【答案】B

【解析】Cache和内存、硬盘，速度高的造价也高，而且容量也小。所以得兼顾。

54四片74181和1片74812器件相配合，具有如下进位传递功能（　　）。[北京科技大学2014研]

A．串行进位

B．组内先行进位，组间先行进位

C．组内先行进位，组间串行进位

D．组内串行进位，组间先行进位

【答案】B

【解析】74181ALU设置了P和G两个本组先行进位输出端。如果将四片74181的P，G输出端送入到74182并行进位部件（CLA），又可实现第二级的并行进位，即组与组之间的并行进位。

55某计算机字长32位，存储容量为4MB，若按半字编址，它的寻址范围是（　　）。[北京科技大学2014研]

A．4M

B．3M

C．2M

D．1M

【答案】C

【解析】字长32位，半字即16位，存储容量4MB，故寻址范围为4MB/16bit=4M×8bit/16bit=2M。

56指令系统采用不同寻址方式的目的是（　　）。[北京科技大学2014研]

A．实现存贮程序和程序控制

B．缩短指令长度，扩大寻址空间，提高编程灵活性

C．可直接访问外存

D．提供扩展操作码的可能并降低指令译码的难度

【答案】B

【解析】指令系统采用不同寻址方式的目的是：（1）缩短指令长度；（2）扩大寻址空间；（3）提高编程的灵活性。

57单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（　　）。[北京科技大学2014研]

A．堆栈寻址方式

B．立即寻址方式

C．隐含寻址方式

D．间接寻址方式

【答案】C

【解析】单地址指令固定使用某个寄存器存放第二操作数和操作结果，在指令中隐含其地址，需要用隐含寻址方式。

58算术右移指令执行的操作是（　　）。[北京科技大学2014研]

A．符号位填0，并顺次右移1位，最低位移至进位标志位

B．符号位不变，并顺次右移1位，最低位移至进位标志位

C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位

D．符号位填1，并顺次右移1位，最低位移至进位标志位

【答案】B

【解析】在CPU执行算术右移指令时，均采用操作数的符号位保持不变，各位顺次右移1位，最低位移至进位标志位中的操作。

59微程序控制器中，机器指令与微指令的关系是（　　）。[北京科技大学2014研]

A．每一条机器指令由一条微指令来执行

B．每一条机器指令由一段微指令编写的微程序来解释执行

C．每一条机器指令组成的程序可由一条微指令来执行

D．一条微指令由若干条机器指令组成

【答案】B

【解析】微程序控制器中，机器指令、微指令与微程序的关系是：一条机器指令对应一段微程序，这段微程序由若干条微指令构成。

60从控制存储器中读取一条微指令并执行相应操作的时间叫（　　）。[北京科技大学2014研]

A．CPU周期

B．微周期

C．时钟周期

D．机器周期

【答案】B

【解析】微周期是指计算机执行一条微指令所需要的时间，也就是从控制存储器中读取一条微指令并执行相应操作的时间。A项，CPU周期是指完成一次CPU操作需要的时间；C项，时钟周期是指由计算机内部的时钟发生器所产生的时钟信号的周期时间，它是所有时间单位中周期最小的机器周期；D项，机器周期是指指令执行中每一步操作所需的时间，一般以CPU中完成一个运算操作所需时间作为机器周期的基本时间。

61某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用分段直接编码法，共有26个微命令，构成4个互斥类，分别包含3、5、12和6个微命令，则操作控制字段至少有（　　）位。[北京科技大学2014研]

A．4

B．12

C．15

D．26

【答案】B

【解析】操作控制字段采用字段直接编码法，要表示26个微命令，构成4个互斥类，那么控制字段至少要12位。

62周期挪用方式常用于（　　）方式的输入/输出中。[北京科技大学2014研]

A．DMA

B．中断

C．程序传送

D．通道

【答案】A

【解析】DMA控制器对主存储器存取数据常采用周期挪用方式，即是在中央处理器执行程序期间DMA控制器为存取数据，强行插入使用主存储器若干周期。

63程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是（　　）。[2014年408统考]

A．8.4秒

B．11.7秒

C．14秒

D．16.8秒

【答案】D

【解析】不妨设原来指令条数为x，那么原CPI就为20/x，经过编译优化后，指令条数减少到原来的70%，即指令条数为0.7x，而CPI增加到原来的1.2倍，即24/x，那么现在P在M上的执行时间就为指令条数*CPI=0.7x*24/x=24*0.7=16.8秒。

64若x=103，y=-25，则下列表达式采用8位定点补码运算实现时，会发生溢出的是（　　）。[2014年408统考]

A．x+y

B．-x+y

C．x-y

D．-x-y

【答案】C

【解析】8位定点补码能表示的数的范围为：-128~127。A结果为78，B结果为-128，D结果为-78都在此范围内，只有C结果128超过了8位定点补码能表示的数的范围，会发生溢出。

65float型整数据常用IEEE754单精度浮点格式表示，假设两个float型变量x和y分别在32为寄存器f1和f2中，若(f1)=CC900000H，(f2)=B0C00000H，则x和y之间的关系为：（　　）。[2014年408统考]

A．x<y且符号相同

B．x<y且符号不同

C．x>y且符号相同

D．x>y且符号不同

【答案】A

【解析】两个数对应的IEEE754的标准形式为：

将IEEE754单精度形式的二进制转化为浮点数公式为V=(-1)^s*2^(E-Bias)*M

由于f1，f2的符号位都是1，所以f1，f2符号相同，而阶码上f1>f2，所以f1>f2，所以f1的绝对值比f2大，而他们都是负数，所以f1<f2，所以选A。

66某容量为256M的存储器，由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是：（　　）。[2014年408统考]

A．19

B．22

C．30

D．36

【答案】A

【解析】DRAM地址线复用，4M为2的22次方，因此除2为11根，数据线8根。因此地址引脚和数据引脚总数为19根；此题需要注意的是DRAM是采用传两次地址的策略的，所以地址线为正常的一半。

67采用指令Cache与数据Cache分离的主要目的是（　　）。[2014年408统考]

A．减低Cache的缺失损失

B．提高Cache的命中率

C．减低CPU平均访问时间

D．减少指令流水线资源冲突

【答案】D

【解析】把指令Cache与数据Cache分离后，取指和取数分别到不同的Cache中寻找，那么指令流水线中取指部分和取数部分就可以很好的避免冲突，即减少了指令流水线的冲突。

68某计算机有16个通用寄存器，采用32位定长指令字操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式，若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是（　　）。[2014年408统考]

A．-32768~+32767

B．-32767~+32768

C．-65536~+65535

D．-65535~+65536

【答案】A

【解析】寄存器个数16=24，因此源（目的）地址寄存器需要4位二进制表示，偏移量有32-8-4-4=16位。

指令编址方式如下所示：

16位补码取值范围为-32768~+32767，所以偏移量取值范围为-32768~+32767。

69某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微程序，各指令对应的微程序平均由4条微指令组成，采用断定法（下址字段法）确定下条微指令的地址，则微指令中下址字段的位数至少是：（　　）。[2014年408统考]

A．5

B．6

C．8

D．9

【答案】C

【解析】32×4+2=130，27=128<130<28=256，所以至少需要8位才能表示完130个地址。

70某同步总线采用数据线和地址线复用方式。其中地址数据线有8根，总线时钟频率为66MHZ，每个时钟同期传送两次数据。（上升沿和下降沿各传送一次数据）该总线的最大数据传输率是（总线带宽）：（　　）。[2014年408统考]

A．132MB/S

B．264MB/S

C．528MB/S

D．1056MB/S

【答案】C

【解析】总线带宽=总线工作频率×(总线宽度/8)，数据线有32根也就是一次可以传送32bit/8=4B的数据，66MHz意味着有66M个时钟周期。由于地址线与数据线复用，可知总线每秒传送的最大数据量为66M×2×4B=528MB，那么总线带宽为528MB/S所以选C。

71一次总线事物中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元格读出或写入的个数，这种总线事务方式称为（　　）。[2014年408统考]

A．并行传输

B．串行传输

C．突发

D．同步

【答案】C

【解析】猝发数据传输方式：在一个总线周期内传输存储地址连续的多个数据字的总线传输方式，即一次传输一个地址和一批存储地址连续的数据。

72下列有关I/O接口的叙述中错误的是：（　　）。[2014年408统考]

A．状态端口和控制端口可以合用同一寄存器

B．I/O接口中CPU可访问寄存器，称为I/O端口

C．采用独立编址方式时，I/O端口地址和主存地址可能相同

D．采用统一编址方式时，CPU不能用访存指令访问I/O端口

【答案】D

【解析】采用统一编码方式，存储器和I/O端口共用统一的地址空间，不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作。所以D错误。

73某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。

该机的MIPS数是（　　）。[2013年408统考]

A．100

B．200

C．400

D．600

【答案】C

【解析】基准程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3。计算机的主频为1.2GHz，为1200MHz，该机器的MIPS为1200/3=400。

74某数采用IEEE754单精度浮点数格式表示为C640 0000H，则该数的值是（　　）。[2013年408统考]

A．-1.5×213

B．-1.5×212

C．-0.5×213

D．-0.5×212

【答案】A

【解析】IEEE754单精度浮点数格式为C640 0000H，表示为二进制格式为1100 0110 0100 0000 0000 0000 0000 0000，转换为标准的格式为：

因此，浮点数的值为-1.5×213。

75某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=1111 0100，[y]补=1011 0000。若整型变量z=2*x+y/2，则z的机器数为（　　）。[2013年408统考]

A．11000000

B．00100100

C．10101010

D．溢出

【答案】A

【解析】将x左移一位，y右移一位，两个数的补码相加的机器数为1100 0000，故答案选择A。

76用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（　　）。[2013年408统考]

A．2

B．3

C．4

D．5

【答案】C

【解析】设校验位的位数为k，数据位的位数为n，根据海明码编码k和n应满足下述关系。2k≥n+k+1。n=8，当k=4时，24=16≥8+4+1=13，符合要求，校验位至少是4位，故答案为C。

77某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。

则对虚拟地址03FF F180H进行虚实地址变换的结果是（　　）。[2013年408统考]

A．015 3180H

B．003 5180H

C．TLB缺失

D．缺页

【答案】A

【解析】虚拟地址为03FF F180H，其中页号为03FFFH，页内地址为180H，根据题目中给出的页表项可知页标记为03FFFH所对应的页框号为0153H，页框号与页内地址之和即为物理地址015 3180H。

78假设变址寄存器R的内容为1000H，指令中的形式地址为2000H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻方式下访问到的操作数是（　　）。[2013年408统考]

A．1000H

B．2000H

C．3000H

D．4000H

【答案】D

【解析】根据变址寻址的EA=(IX)+A，变址寄存器的内容与形式地址的内容相加之后得到操作数的实际地址，由题可知EA=1000H+2000H=3000H，根据实际地址访问内存，获取操作数4000H。

79某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中没有发生任何流水线阻塞，此时流水线的吞吐率为（　　）。[2013年408统考]

A．0.25×109条指令/秒

B．0.97×109条指令/秒

C．1.0×109条指令/秒

D．1.03×109条指令/秒

【答案】C

【解析】采用4级流水线执行100条指令，在执行过程中共用4+(100-1)=103个时钟周期。CPU的主频是1.03GHz，也就是说每秒钟有1.03G个时钟周期。流水线的吞吐率为1.03G*100/103=1.0*109条指令/秒，故答案为C。

80下列选项中，用于设备和控制器（I/O接口）之间互连的接口标准是（　　）。[2013年408统考]

A．PCI

B．USB

C．AGP

D．PCI-Express

【答案】B

【解析】设备和设备控制器之间的接口是USB接口，其余选项不符合，故答案为B。

81下列选项中，用于提高RAID可靠性的措施有（　　）。[2013年408统考]

Ⅰ．磁盘镜像

Ⅱ．条带化

Ⅲ．奇偶校验

Ⅳ．增加Cache机制

A．仅Ⅰ、Ⅱ

B．仅Ⅰ、Ⅲ

C．仅Ⅰ、Ⅲ和Ⅳ

D．仅Ⅱ、Ⅲ和Ⅳ

【答案】B

【解析】能够提高RAID可靠性的措施主要是对磁盘进行镜像处理和进行奇偶校验。其余选项不符合条件。

82某磁盘的转速为10,000转/分，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（　　）。[2013年408统考]

A．9ms

B．9.4ms

C．12ms

D．12.4ms

【答案】B

【解析】磁盘转速是10000转/分钟，平均转一转的时间是6ms，因此平均查询扇区的时间是3ms，平均寻道时间是6ms，读取4KB扇区信息的时间为0.2ms，信息延迟的时间为0.2ms，总时间为3+6+0.2+0.2=9.4ms。

83下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（　　）。[2013年408统考]

A．中断I/O方式请求的是方式请求的是CPU处理时间，DMA方式请求的是总线使用权

B．中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

C．中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成

D．中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

【答案】D

【解析】中断处理方式：在I/O设备输入每个数据的过程中，由于无需CPU干预，因而可使CPU与I/O设备并行工作。仅当传输完一个数据时，才需CPU花费极短的时间去做些中断处理。因此中断申请使用的是CPU处理时间，发生的时间是在一条指令执行结束之后，数据是在软件的控制下完成传送。而DMA方式与之不同。DMA方式：数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块，DMA方式每次申请的是总线的使用权，所传送的数据是从设备直接送入内存的或者相反；仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。答案D的说法不正确。

84假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（　　）。[2012年408统考]

A．55秒

B．60秒

C．65秒

D．70秒

【答案】D

【解析】CPU速度提高50%，即CPU性能提高比为1.5，改进之后的CPU运行时间=90÷1.5=60秒。I/O速度不变，仍维持10秒，所以运行基准程序A所耗费的时间为70秒。

85假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句：unsigned short X=65530；unsigned int y=X：得到y的机器数为（　　）。[2012年408统考]

A．0000 7FFAH

B．0000 FFFAH

C．FFFF 7FFAH

D．FFFF FFFAH

【答案】B

【解析】X和y均为无符号数，其中X为16位，y为32位，将16位无符号数转化成32位无符号数，前面要补零。因为X=65530=FFFAH，所以y=0000 FFFAH。

86float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是（　　）。[2012年408统考]

A．2126-2103

B．2127-2104

C．2127-2103

D．2128-2104

【答案】D

【解析】IEEE754单精度浮点数的尾数采用隐藏位策略的原码表示，且阶码用移码表示的浮点数。规格化的短浮点数的真值为：(-1)S×1.f×2(E-127)，S为符号位，E的取值为1~254，f为23位；故float类型能表示的最大整数是1.111^1×2(254-127)=2127×(2-2-23)=2128-2104。

87某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：

Struct
{
  int a;
  char b;
  short c;
}record;
record.a = 273;

若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为（　　）。[2012年408统考]

A．0x00、0xC00D

B．0x00、0xC00E

C．0x11、0xC00D

D．0x11、0xC00E

【答案】D

【解析】32位整数a需要占4个字节，16位整数c需要占2个字节，而字符数据b占一个字节。a=273，转换成十六进制是111H，采用小端方式存放数据，地址0xC008中的内容为11H。由于数据按边界对齐存储，地址0xC008~0xC00B中存放a，地址0xC00C中存放b，地址0xC00D中空闲，地址0xC00E~0xC00F中存放c。

88下列关于闪存（Flash Memory）的叙述中，错误的是（　　）。[2012年408统考]

A．信息可读可写，并且读、写速度一样快

B．存储元由MOS管组成，是一种半导体存储器

C．掉电后信息不丢失，是一种非易失性存储器

D．采用随机访问方式，可替代计算机外部存储器

【答案】A

【解析】考查闪存的特性，闪存是EEPROM的进一步发展，可读可写，用MOS管的浮栅上有无电荷来存储信息，它依然是ROM的一种，故写速度比读速度要慢不少。闪存是一种非易失性存储器，它采用随机访问方式，现在常见的SSD固态硬盘就是由flash芯片组成的，故答案为A。

89假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是（　　）。[2012年408统考]

A．1

B．2

C．3

D．4

【答案】C

【解析】Cache有4个行，2路组相联，即Cache被分成2组，每组2行。主存地址为0~1、4~5、8~9可映射到第0组Cache中，主存地址为2~3、6~7可映射到第1组Cache中。Cache初始为空，采用LRU替换算法，当访问主存的10个地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数共有3次，分别发生在第7、8和10步时。

90某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（　　）。[2012年408统考]

A．5位

B．6位

C．15位

D．33位

【答案】C

【解析】33个微命令分成5个互斥类（即5个字段），根据每个类中微命令的多少可以分别确定字段的长度为3、2、4、3、3位，又因为采用直接编码方式，所以它们之和3+2+4+3+3=15也就是操作控制字段的位数。

91某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（　　）。[2012年408统考]

A．20ns

B．40ns

C．50ns

D．80ns

【答案】C

【解析】总线的时钟频率为100MHz，则时钟周期为10ns。数据是128位，总线宽度是32位，所以需要4个时钟周期，而传输地址还需要一个周期，所以传输一个128位的数据至少需要5个时钟周期，所以至少需要10ns*5=50ns。

92下列关于USB总线特性的描述中，错误的是（　　）。[2012年408统考]

A．可实现外设的即插即用和热插拔

B．可通过级联方式连接多台外设

C．是一种通信总线，可连接不同外设

D．同时可传输2位数据，数据传输率高

【答案】D

【解析】USB总线即通用串行总线，它的特点有：（1）即插即用；（2）热插拔；（3）有很强的连接能力，能将所有外设链接起来，且不损失带宽；（4）有很好的可扩展性；（5）高速传输，速度可达480Mbps。所以A，B，C都符合USB总线的特点。对于选项D，USB是串行总线，不能同时传输两位数据，所以答案为D。

93下列选项中，在I/O总线的数据线上传输的信息包括（　　）。[2012年408统考]

Ⅰ．I/O接口中的命令字

Ⅱ．I/O接口中的状态字

Ⅲ．中断类型号

A．仅Ⅰ、Ⅱ

B．仅Ⅰ、Ⅲ

C．仅Ⅱ、Ⅲ

D．Ⅰ、Ⅱ、Ⅲ

【答案】D

【解析】在I/O总线的数据线上传输的信息包括I/O接口中的命令字、状态字以及真正的数据，而中断类型号也是通过数据线传输的。

94下列选项中，描述浮点数操作速度指标的是（　　）。[2011年408统考]

A．MIPS

B．CPI

C．IPC

D．MFLOPS

【答案】D

【解析】MFLOPS（Million Floating-point Operations per Second）表示每秒执行多少百万次浮点运算，用来描述计算机的浮点运算速度。

MIPS（Million Instructions per Second）表示每秒执行多少百万条指令。

CPI（Cycles per Instruction）就是每条指令执行所用的时钟周期数。

IPC（Instructions per Cycle）每个时钟周期执行的指令数。

95float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（　　）。[2011年408统考]

A．C104 0000H

B．C242 0000H

C．C184 0000H

D．C1C2 0000H

【答案】A

【解析】首先将x的十进制数转换为二进制数-1000.01，接着把它写成规格化形式-1.00001×23（按IEEE754标准），然后计算阶码的移码=偏置值+阶码真值=127+3=130，最后短浮点数代码：数符位=1，阶码=1000 0010，尾数00 0010 0000 0000 0000 00000，写成十六进制为C104 0000H。选项D是一个很容易被误选的选项，其错误在于没有考虑IEEE754标准中隐含最高位1的情况，偏置值是128。

96下列各类存储器中，不采用随机存取方式的是（　　）。[2011年408统考]

A．EPROM

B．CDROM

C．DRAM

D．SRAM

【答案】B

【解析】随机存取方式是指存储器的任何一个存储单元的内容都可以存取，而且存取时间与存储单元的物理位置无关。CDROM是只读的光盘存储器，采用串行存取方式而不是随机存取方式。

97某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（　　）。[2011年408统考]

A．22位

B．23位

C．25位

D．26位

【答案】D

【解析】MAR应保证能访问到整个主存地址空间（RAM+ROM）。因为主存的地址空间大小为64MB=226B，所以MAR的位数至少需要26位。

98偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（　　）。[2011年408统考]

A．间接寻址

B．基址寻址

C．相对寻址

D．变址寻址

【答案】A

【解析】在四种不同的寻址方式中，间接寻址按指令的形式地址从主存中取出操作数的有效地址，然后再按此有效地址从主存中读出操作数。其余三种寻址方式可以统称为偏移寻址。

99某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（　　）。[2011年408统考]

A．CF+OF=1

B．SF+ZF=0

C．CF+ZF=0

D．CF+SF=0

【答案】C

【解析】判断无符号整数A>B成立，满足的条件是结果不等于0，即零标志ZF=0，且不发生进位，即进位/借位标志CF=0。所以正确选项为C。其余选项中用到了符号标志SF和溢出标志OF，显然可以排除掉。

100下列给出的指令系统特点中，有利于实现指令流水线的是（　　）。[2011年408统考]

Ⅰ．指令格式规整且长度一致

Ⅱ．指令和数据按边界对齐存放

Ⅲ．只有Load/Store指令才能对操作数进行存储访问

A．仅Ⅰ、Ⅱ

B．仅Ⅱ、Ⅲ

C．仅Ⅰ、Ⅲ

D．Ⅰ、Ⅱ、Ⅲ

【答案】D

【解析】指令定长、对齐、仅Load/Store指令访存，以上3个都是RISC的特征，使取指令、取操作数操作简化且时间长度固定，能够有效地简化流水线的复杂度。

101假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（　　）。[2011年408统考]

A．每个指令周期中CPU都至少访问内存一次

B．每个指令周期一定大于或等于一个CPU时钟周期

C．空操作指令的指令周期中任何寄存器的内容都不会被改变

D．当前程序在每条指令执行结束时都可能被外部中断打断

【答案】C

【解析】本题涉及的概念比较多。首先，如果不采用Cache和指令预取技术，每个指令周期中至少要访问内存一次，即从内存中取指令。其次，指令有的简单有的复杂，每个指令周期总大于或等于一个CPU时钟周期。第三，即使是空操作指令，在指令周期中程序计数器PC的内容也会改变（PC值加“1”），为取下一条指令做准备。第四，如果机器处于“开中断”状态，在每条指令执行结束时都可能被新的更高级的中断请求所打断。所以应选择选项C。

102在系统总线的数据线上，不可能传输的是（　　）。[2011年408统考]

A．指令

B．操作数

C．握手（应答）信号

D．中断类型号

【答案】C

【解析】握手（应答）信号属于通信联络控制信号应该在通信总线上传输，不可能在数据总线上传输。而指令、操作数和中断类型号都可以在数据线上传输。

103假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（　　）。[2010年408统考]

A．r1×r2

B．r2×r3

C．r1×r4

D．r2×r4

【答案】B

【解析】用补码表示时8位寄存器所能表示的整数范围为-128~+127。现在4个整数都是负数，r1=-2，r2=-14，r3=-112，r4=-8，在4个选项中，只有r2×r3=1568，结果溢出，其余3个算式结果都未超过127，不发生溢出。

104假定变量i、f和d的数据类型分为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是（　　）。[2010年408统考]

Ⅰ．i==(int)(float)i

Ⅱ．f==(float)(int)f

Ⅲ．f==(float)(double)f

Ⅳ．(d+f)-d==f

A．Ⅰ、Ⅱ

B．Ⅰ、Ⅲ

C．Ⅱ、Ⅲ

D．Ⅲ、Ⅳ

【答案】B

【解析】数据类型不同的数据在运算之前需要进行数据类型的转换。Ⅱ中，f的数据类型从float转换为int时，小数点后面4位会丢失，故Ⅱ的结果不为真；Ⅳ中，d+f时需要对阶，对阶后f的尾数有效位被舍去而变为0，故d+f仍然为d，再减去d后结果为0，故Ⅳ的结果也不为真。Ⅰ和Ⅱ进行数据类型的转换的时候并没有改变其值。

105假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（　　）。[2010年408统考]

A．0000H

B．0600H

C．0700H

D．0800H

【答案】D

【解析】由题，知共需要8片2K×4位的芯片组成存储器，将其分成4组，每组2个芯片；芯片中有11根地址线，存储器中有13根地址线，则存储器的地址线中高两位用于片选，低11位直接和芯片的地址端相连。0B1FH的二进制表示为0 1011 0001 1111（注意，只有13位），高两位为01，故可知对应最小地址为0 1000 0000 0000，即0800H。

106下列有关RAM和ROM的叙述中，正确的是（　　）。[2010年408统考]

Ⅰ．RAM是易失性存储器，ROM是非易失性存储器

Ⅱ．RAM和ROM都采用随机存取方式进行信息访问

Ⅲ．RAM和ROM都可用作Cache

Ⅳ．RAM和ROM都需要进行刷新

A．Ⅰ、Ⅱ

B．Ⅱ、Ⅲ

C．Ⅰ、Ⅱ、Ⅳ

D．Ⅱ、Ⅲ、Ⅳ

【答案】A

【解析】RAM中的内容断电后丢失（易失性），ROM中的内容断电后不会丢失（非易失性），同时RAM和ROM都采用随机存取方式（即CPU对任何一个存储单元的存取时间相同），区别在于RAM可读可写，ROM只读不写。而ROM显然不可用作Cache，也不需要刷新，所以Ⅲ和Ⅳ的叙述都是错误的。

107下列命中组合情况中，一次访存过程中不可能发生的是（　　）。[2010年408统考]

A．TLB未命中，Cache未命中，Page未命中

B．TLB未命中，Cache命中，Page命中

C．TLB命中，Cache未命中，Page命中

D．TLB命中，Cache命中，Page未命中

【答案】D

【解析】TLB即为快表，快表只是慢表（Page）的副本，因此TLB命中，必然Page也命中，而当Page命中，TLB则未必命中，故D不可能发生；而Cache的命中与否与TLB、Page的命中与否并无必然联系。

108下列寄存器中，汇编语言程序员可见的是（　　）。[2010年408统考]

A．存储器地址寄存器（MAR）

B．程序计数器（PC）

C．存储器数据寄存器（MDR）

D．指令寄存器（IR）

【答案】B

【解析】CPU有5个专用寄存器，它们是程序计数器（PC）、指令寄存器（IR）、存储器地址寄存器（MAR）、存储器数据寄存器（MBR）和状态标志寄存器（PSWR），这些寄存器中有些是CPU的内部工作寄存器，对汇编语言程序员来说是透明的，在汇编语言程序设计中不会出现。但汇编语言程序员可以通过制定待执行指令的地址来设置PC的值，所以程序计数器（PC）对于汇编语言程序员可见的。

109下列选项中，不会引起指令流水线阻塞的是（　　）。[2010年408统考]

A．数据旁路（转发）

B．数据相关

C．条件转移

D．资源冲突

【答案】A

【解析】由于采用流水线方式，相邻或相近的两条指令可能会因为存在某种关联，后一条指令不能按照原指定的时钟周期运行，从而使流水线断流。有三种相关可能引起指令流水线阻塞：①结构相关，又称资源相关；②数据相关；③控制相关，又称指令相关，主要由转移指令引起。

110下列选项中的英文缩写均为总线标准的是（　　）。[2010年408统考]

A．PCI、CRT、USB、EISA

B．ISA、CPI、VESA、EISA

C．ISA、SCSI、RAM、MIPS

D．ISA、EISA、PCI、PCI-Express

【答案】D

【解析】选项A中的CRT和USB、选项B中的CPI、选项C中的RAM和MIPS均不是总线标准的英文缩写，只有选项D中的英文缩写均为总线标准。

111冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（　　）。[2009年408统考]

A．指令操作码的译码结果

B．指令和数据的寻址方式

C．指令周期的不同阶段

D．指令和数据所在的存储单元

【答案】C

【解析】在冯·诺依曼结构计算机中指令和数据均以二进制形式存放在同一个存储器中，CPU可以根据指令周期的不同阶段来区分是指令还是数据，通常在取指阶段取出的是指令，其他阶段（分析取数阶段、执行阶段）取出的是数据。

112一个C语言程序在一台32位机器上运行。程序中定义了3个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是（　　）。[2009年408统考]

A．x=0000 007FH，y=FFFF FFF9H，z=0000 0076H

B．x=0000 007FH，y=FFFF FFF9H，z=FFFF 0076H

C．x=0000 007FH，y=FFFF FFF7H，z=FFFF 0076H

D．x=0000 007FH，y=FFFF FFF7H，z=0000 0076H

【答案】D

【解析】当两个不同长度的数据，要想通过算术运算得到正确的结果，必须将短字长数据转换成长字长数据，这被称为“符号扩展”。例如，x和z为int型，数据长32位，y为short型，数据长16位，因此首先应将y转换成32位的数据，然后再进行加法运算。运算采用补码的形式，而x的补码是0000 007FH，y的补码是FFFF FFF7H，所以x+y=0000 0076H。

113浮点数加、减运算一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27×29/32，Y=25×5/8，则用浮点加法计算X+Y的最终结果是（　　）。[2009年408统考]

A．0011 1110 0010

B．0011 1010 0010

C．0100 0001 0001

D．发生溢出

【答案】D

【解析】X和Y的阶码不同，所以应该先对阶，对阶原则为：小阶向大阶看齐。因此将Y对阶后得到：Y=27×5/32，然后将尾数相加，得到尾数之和为：34/32。因为这是两个同号数相加，尾数大于1，则需要右规，阶码加1。由于阶码的位数为5位，且含两位符号位，即阶码的表示范围在-8~+7之间。而阶码本身等于7，再加1就等于8。因此，最终结果发生溢出。

114某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（　　）。[2009年408统考]

A．0

B．1

C．4

D．6

【答案】C

【解析】首先根据主存地址计算所在的主存块号，然后根据组相联映射的映射关系K=I mod Q（K代表Cache的组号，I代表主存的块号，Q代表Cache的组数）来计算Cache的组号。由于每个主存块大小为32字节，按字节编址，那么主存129号单元所在的主存块号是4，Cache共有16块，采用2路组相联映射方式（即每组2块），故Cache有8组，按照上面的公式可以计算得到Cache的组号=4 mod 8=4。

115某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（　　）。[2009年408统考]

A．1、15

B．2、15

C．1、30

D．2、30

【答案】D

【解析】主存储器包括RAM和ROM两部分，ROM区为4KB，则RAM区为60KB。存储容量的扩展方法有字扩展、位扩展、字和位同时扩展三种。选用2K×8位的ROM芯片，只需采用2片芯片进行字扩展便可得到4KB的ROM区；选用4K×4位的RAM芯片，需采用(60K×8)/(4K×4)=30片芯片进行字和位同时扩展。

116某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第1字节为操作码字段，第2字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（　　）。[2009年408统考]

A．2006H

B．2007H

C．2008H

D．2009H

【答案】C

【解析】相对寻址方式的有效地址EA=(PC)+D，其中PC为程序计数器，D为相对偏移量。主存按字节编址，取指令时，每取一个字节PC值自动加1。由于转移指令由两个字节组成，取出这条转移指令之后的PC值自动加2，为2002H，故转移的目标地址为2002H+06H=2008H。

117下列关于RISC的叙述中，错误的是（　　）。[2009年408统考]

A．RISC普遍采用微程序控制器

B．RISC大多数指令在一个时钟周期内完成

C．RISC的内部通用寄存器数量相对CISC多

D．RISC的指令数、寻址方式和指令格式种类相对CISC少

【答案】A

【解析】B项、C项、D项都是RISC的特点之一，所以它们都是正确的，只有A项是CISC的特点，因为RISC的速度快，所以普遍采用硬布线控制器，而非微程序控制器。

118某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（　　）。[2009年408统考]

A．90ns

B．80ns

C．70ns

D．60ns

【答案】A

【解析】对于各功能段执行时间不同的指令流水线，计算机的CPU时钟周期应当以最长的功能段执行时间为准。

119相对于微程序控制器，硬布线控制器的特点是（　　）。[2009年408统考]

A．指令执行速度慢，指令功能的修改和扩展容易

B．指令执行速度慢，指令功能的修改和扩展难

C．指令执行速度快，指令功能的修改和扩展容易

D．指令执行速度快，指令功能的修改和扩展难

【答案】D

【解析】在同样的半导体工艺条件下，硬布线（组合逻辑）控制器的速度比微程序控制器的速度快。这是因为硬布线控制器的速度主要取决于逻辑电路的延迟，而微程序控制器采用了存储程序原理，每条指令都要访控存，所以速度慢。由于硬布线控制器一旦设计完成就很难改变，所以指令功能的修改和扩展难。

120假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（　　）。[2009年408统考]

A．10MB/s

B．20MB/s

C．40MB/s

D．80MB/s

【答案】B

【解析】因为一个总线周期占用2个时钟周期，完成一个32位数据的传送。总线时钟频率为10MHz，时钟周期为0.1μs，总线周期为0.2μs，则总线带宽是4B÷0.2μs=20MB/s。

121假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（　　）。[2009年408统考]

A．5%

B．9.5%

C．50%

D．95%

【答案】D

【解析】Cache的命中率H=N1/(N1+N2)，其中N1为访问Cache的次数，N2为访存主存的次数，程序总访存次数为N1+N2，程序访存次数减去失效次数就是访问Cache的次数N1。所以根据公式可得：H=(1000-50)/1000=95%。

上一章目录下一章